Как рассчитать счётчик импульсов: число триггеров

Дано: коэффициент счёта $K = 100$, частота входных импульсов $f_{\text{вх}} = 1$ МГц, счётчик асинхронный, задержка переключения одного триггера $t_{\text{зд}} = 15$ нс. Найти: число триггеров, число лишних состояний, код сброса и частоту на выходе.

Число разрядов находится как двоичный логарифм коэффициента счёта с округлением вверх, а недвоичный модуль получают обратной связью: логический элемент ловит первое запрещённое состояние и сбрасывает всю цепочку в ноль. Ответ: 7 триггеров, 28 лишних состояний, код сброса 1100100 с элементом И-НЕ по выходам $Q_6$, $Q_5$, $Q_2$, частота на выходе 10 кГц. Калькулятор сверху пересчитает те же величины под любой коэффициент счёта и покажет диаграмму состояний со сбросом.

Решение по шагам

Дано.

Найти: число триггеров $n$, число лишних состояний $\Delta$, код сброса и частоту $f_{\text{вых}}$.

Шаг 1. Сколько нужно триггеров. Один триггер со счётным входом имеет два устойчивых состояния и делит частоту пополам, поэтому цепочка из $n$ триггеров различает $2^n$ комбинаций. Чтобы счётчик успел пройти все $K$ значений, ёмкость цепочки должна быть не меньше коэффициента счёта:

$$2^n \ge K \quad \Rightarrow \quad n = \lceil \log_2 K \rceil = \lceil \log_2 100 \rceil = \lceil 6{,}644 \rceil = 7 .$$

Шесть триггеров дали бы только $2^6 = 64$ состояния, а этого мало. Семь дают 128, и запаса хватает. Округление здесь всегда вверх: дробного триггера не бывает, поэтому даже при $K = 65$ пришлось бы ставить семь разрядов.

Шаг 2. Ёмкость цепочки и лишние состояния. Полная ёмкость семиразрядного двоичного счётчика и избыток над нужным модулем:

$$K_{\max} = 2^n = 2^7 = 128, \qquad \Delta = K_{\max} - K = 128 - 100 = 28 .$$

Двадцать восемь комбинаций из 128 в работе не участвуют. Именно поэтому одной цепочкой триггеров задача не решается: её надо принудительно возвращать в ноль.

Шаг 3. Код сброса. Счёт идёт от 0 до 99, то есть первое запрещённое состояние равно самому коэффициенту счёта. Переводим его в двоичный код по семи разрядам:

$$100_{10} = 64 + 32 + 4 = 1100100_2 .$$

Расписываем по выходам триггеров:

Единицы стоят в разрядах $Q_6$, $Q_5$ и $Q_2$. Значит, на трёхвходовой элемент И-НЕ заводятся именно эти три выхода, а его выход идёт на входы сброса всех семи триггеров. Остальные разряды в схеме дешифрации не участвуют: в состоянии 100 они нулевые, и добавлять их не нужно.

Шаг 4. Частота на выходе. Счётчик с коэффициентом счёта $K$ одновременно работает делителем частоты: один выходной импульс приходится на $K$ входных.

$$f_{\text{вых}} = \frac{f_{\text{вх}}}{K} = \frac{1\ 000\ 000}{100} = 10\ 000\ \text{Гц} = 10\ \text{кГц} .$$

Шаг 5. Проверка по быстродействию. В асинхронном счётчике каждый следующий триггер тактируется выходом предыдущего, поэтому задержки складываются вдоль всей цепочки:

$$t_{\Sigma} = n \cdot t_{\text{зд}} = 7 \cdot 15 = 105\ \text{нс}, \qquad f_{\max} = \frac{1}{t_{\Sigma}} = \frac{1}{105 \cdot 10^{-9}} \approx 9{,}52\ \text{МГц} .$$

Период входных импульсов равен 1000 нс, а переходный процесс длится 105 нс, то есть запас почти десятикратный. Схема работоспособна.

Ответ: $n = 7$ триггеров, ёмкость 128, лишних состояний 28, сброс по коду 1100100 (элемент И-НЕ на выходах $Q_6$, $Q_5$, $Q_2$), $f_{\text{вых}} = 10$ кГц, предельная частота около 9,5 МГц.

Формула и откуда она берётся

Формула $n = \lceil \log_2 K \rceil$ не запоминается отдельно, она выводится за одну строку. Счётчик хранит своё текущее значение в виде набора нулей и единиц на выходах триггеров. Набор из $n$ двоичных разрядов кодирует ровно $2^n$ различных чисел: от 0 до $2^n - 1$. Чтобы различать $K$ состояний, нужно неравенство $2^n \ge K$, а наименьшее целое $n$, которое его удовлетворяет, и есть двоичный логарифм с округлением вверх.

Отсюда же видно, почему точные степени двойки удобны. При $K = 8$, 16, 64, 256 логарифм выходит целым, лишних состояний нет вовсе, и счётчик обнуляется сам после переполнения старшего разряда. Любой другой модуль требует схемы, которая укорачивает естественный цикл: либо сброс по запрещённому коду, либо предварительная установка начального числа.

Вторая формула, $f_{\text{вых}} = f_{\text{вх}} / K$, следует из того же определения. Счётчик выдаёт импульс переноса один раз за полный цикл, а цикл состоит из $K$ входных импульсов. Поэтому один и тот же узел в схеме называют то счётчиком, то делителем частоты: разница только в том, что снимают с выхода. Если нужен именно делитель, интересует выход переноса, если нужен счётчик, интересует параллельный код на выходах $Q$. Сами триггеры, из которых собрана цепочка, подробно разобраны в статье про RS-триггер на элементах И-НЕ.

Схема обратной связи: как из 128 сделать 100

Приём стандартный. Счётчик считает как обычный двоичный, но в момент, когда на выходах появляется код числа $K$, комбинационная схема формирует короткий импульс и сбрасывает все триггеры. Состояние $K$ существует физически, просто живёт доли наносекунды и в счёт не попадает: цикл получается 0, 1, …, $K-1$, то есть ровно $K$ состояний.

Дешифратор строится по единичным разрядам кода. Если на входы И-НЕ завести все разряды, включая нулевые, схема не сработает никогда; если взять только один разряд, сброс произойдёт раньше времени. Минимизировать выражение сброса удобно теми же приёмами, что и любую логическую функцию, они описаны в разборе про упрощение логического выражения.

Главная практическая тонкость асинхронного сброса в том, что триггеры сбрасываются не одновременно. Как только самый быстрый из них уйдёт в ноль, код на выходах И-НЕ перестанет совпадать с $K$, импульс сброса оборвётся, и остальные триггеры могут не успеть обнулиться. Отсюда два требования: импульс сброса растягивают дополнительной RS-защёлкой или одновибратором, а в ответственных схемах переходят на синхронный сброс, где обнуление происходит по фронту тактового сигнала.

Каскад из двух декад: второй способ получить сотню

Тот же коэффициент счёта 100 собирают иначе: два декадных счётчика включают последовательно, выход переноса первого подают на вход второго. Общий коэффициент равен произведению:

$$K = K_1 \cdot K_2 = 10 \cdot 10 = 100 .$$

Каждая декада внутри устроена так же, как разобрано выше: $n = \lceil \log_2 10 \rceil = 4$ триггера, ёмкость $2^4 = 16$, лишних состояний 6, сброс по коду $10_{10} = 1010_2$, то есть по разрядам $Q_3$ и $Q_1$. Всего на каскад уходит восемь триггеров вместо семи.

Формально это дороже на один разряд, но на практике схему с декадами выбирают чаще. Её выход сразу даёт двоично-десятичный код, который без преобразования подаётся на дешифратор семисегментного индикатора, а любой промежуточный модуль набирается заменой одной декады. Сплошной двоичный счётчик со сбросом экономит разряд, зато требует пересчёта дешифратора при каждом изменении $K$ и выдаёт код, который для индикации ещё надо переводить в десятичный.

Выбор между двумя вариантами сводится к вопросу, что делает следующий узел. Нужен делитель частоты внутри схемы, и код никто не читает, тогда выгоднее двоичный счётчик с обратной связью. Нужен показывающий прибор или измеритель, тогда каскад декад.

Частые ошибки

• Округление логарифма вниз или до ближайшего. При $K = 100$ ответ 6 триггеров встречается постоянно, потому что 6,64 округляют по школьному правилу. В расчёте разрядности округление только вверх.
• Дешифрация кода $K-1$ вместо $K$. Сброс по коду 99 обрежет цикл до 99 состояний, и коэффициент счёта окажется на единицу меньше заданного. Ловить надо первое запрещённое состояние.
• В схему сброса заводят все разряды подряд, а не только единичные. Элемент И-НЕ с нулевыми входами не переключится, и счётчик будет считать до 128.
• Путают коэффициент счёта с максимальным показанием. Счётчик с $K = 100$ показывает максимум 99, а не 100: ноль тоже состояние.
• Забывают про накопление задержек в асинхронной цепочке. Предельная частота ограничена суммой задержек всех разрядов, а не одного триггера, и на высокой частоте старшие разряды выдают ложные коды во время переходного процесса.
• Считают частоту на выходе умножением вместо деления. Счётчик всегда понижает частоту, выходная величина обязана получиться меньше входной.

FAQ

Сколько триггеров нужно для счётчика до 1000? Считаем по той же формуле: $\log_2 1000 = 9{,}97$, округляем вверх, получаем 10 триггеров. Ёмкость $2^{10} = 1024$, лишних состояний 24, сброс по коду $1000_{10} = 1111101000_2$. На каскаде декад это три микросхемы и 12 триггеров.

Чем счётчик отличается от делителя частоты? Схемотехнически ничем, различается только используемый выход. У делителя берут импульс переноса и получают частоту $f_{\text{вх}} / K$, у счётчика читают параллельный код состояний. Одна и та же микросхема работает и тем, и другим.

Можно ли обойтись без сброса и получить недвоичный модуль иначе? Да, вторым способом является предварительная установка. Счётчик работает на вычитание, в него загружается число $K - 1$, а сигнал обнуления при достижении нуля перезагружает это же число. Лишние состояния при этом не возникают, гонок при сбросе нет, но схема требует счётчика с входами параллельной загрузки.

Как понять, что счётчик не успевает по частоте? Сравнить период входных импульсов с суммарной задержкой цепочки. Если $T_{\text{вх}}$ меньше $n \cdot t_{\text{зд}}$, следующий импульс придёт раньше, чем закончится перенос, и счёт собьётся. Лечится переходом на синхронный счётчик, где все триггеры тактируются одновременно и задержка не накапливается.

Коротко

1. Число триггеров: $n = \lceil \log_2 K \rceil$, округление всегда вверх. Для $K = 100$ получается $n = 7$.
2. Ёмкость цепочки $2^n = 128$, лишних состояний $128 - 100 = 28$, поэтому нужна обратная связь.
3. Код сброса равен двоичной записи самого $K$: $100_{10} = 1100100_2$, на элемент И-НЕ заводятся разряды $Q_6$, $Q_5$, $Q_2$.
4. Частота на выходе $f_{\text{вых}} = f_{\text{вх}} / K = 1$ МГц $/ 100 = 10$ кГц.
5. Проверка быстродействия асинхронной схемы: $t_{\Sigma} = 7 \cdot 15 = 105$ нс, предел около 9,5 МГц, запас при входной частоте 1 МГц почти десятикратный.